技术突破!IME公司4层3D堆叠技术研发成功 可节省50%成本

芯研所消息,外媒《TomsHardware》近日报道,微电子研究所(简称IME)目前达成技术突破,成功实现4个半导体层堆栈,提升半导体芯片效能。 这技术与传统的2D制造技术相较,可节省50%成本。另外,对未来的平台整合设计也有很大帮助。

技术突破!IME公司4层3D堆叠技术研发成功 可节省50%成本
芯研所采编

IME新一代半导体堆叠法,透过面对面和背对背晶圆键合与堆叠后,以 TSV(硅通孔技术)结合。 就是第一层半导体层的面朝第二层,第二层也面向第一层。 第二层半导体层的背则朝第三层的背,第三层的面又朝向第四层的面。 半导体层结合后,IME 透过专门设计路径蚀刻「压紧」,最终藉 TSV 整合使电流数据流过。

相较台积电和AMD的SRAM堆叠技术,IME新技术更进一步。 因AMD展示采用3D堆叠技术的Ryzen9 5900X处理器的原型设计,以台积电芯片堆叠技术的产品只有两层半导体层,第一层是Zen 3架构的CCX,第二层是96MB的SRAM暂存存储器。 IME 研究人员展示的新一代堆叠技术,通过 TSV 成功黏合 4 个独立的半导体层,并允许不同技术沟通。

[经销商] 

[产品售价] 

[经销商] 

[产品售价] 

本文属于原创文章,如若转载,请注明来源:https://diy.zol.com.cn/773/7730036.html

发表评论

邮箱地址不会被公开。 必填项已用*标注

  • 友情链接